Domain-specific semiconductor

【　緒言　】

【　業界構造　】

1　ドメイン特化型半導体時代のエコシステム／ファウンドリー

①　TSMC

②　Samsung Foundry

③　GlobalFoundries、UMC、SMICなど

2　ドメイン特化型半導体時代のエコシステム／ファウンドリー市場集約化

3　ドメイン特化型半導体時代のファブレス設計企業

①　AI・データセンター向け

②　エッジAI・組込み向け

③　自動車・モビリティ向け

④　日本のファブレスとドメイン特化

4　ドメイン特化型半導体時代の材料・部品サプライヤー

①　シリコン／化合物ウェハ

②　特殊ガス・バルクガス

③　ケミカル・CMP・レジスト

①　ABF基板と有機サブストレート

②　アンダーフィル・モールド・熱界面材料

③　リードフレーム・ワイヤ・その他部品

5　ドメイン特化型半導体時代の装置メーカー

①　リソグラフィ：ASMLを中心とする寡占

②　成膜・エッチング：Applied MaterialsとLam Research

③　計測・検査：KLAなど

①　AI・HPC向けロジック

②　パワー・車載向け（SiC・GaN）

③　先端パッケージ・後工程装置

6　ドメイン特化型半導体時代のEDAベンダー

①　Synopsys

②　Cadence Design Systems

③　Siemens EDA（旧Mentor Graphics）とAnsys・Keysightなど

7　ドメイン特化型半導体時代のIDM（垂直統合）

①　メモリ系IDM（Samsung、SK hynix、Micronなど）

②　アナログ・パワー／車載系IDM（Infineon、NXP、STMicroelectronics、TI、Renesasなど）

③　ロジック系IDM（インテル、Samsung、ソニーなど）

8　ドメイン特化型半導体時代のIPコアプロバイダー

①　Arm：CPU中心のIPプラットフォーム

②　RISC-V IPベンダー：オープンISAによるドメイン特化

③　汎用インターフェース・物理IPプロバイダー

④　アプリケーション特化IPとニッチベンダー

9　ドメイン特化型半導体時代のカスタムチップ設計サービス

①　独立系ASICデザインハウス

②　研究機関・IDM系サービス

③　ハイパースケーラー向けカスタムAI ASIC

④　ArmとチップレットベースのカスタムAIシリコン

10　ドメイン特化型半導体時代のパッケージング・テスト企業

①　ASE Technology（SPILを含む）

②　Amkor Technology

③　JCET、TFMEなど中国系OSAT

【　成長分野・注目分野／成長ドライバー　】

11　カスタムASIC vs 汎用GPU：AI推論市場における競争軸変化

①　市場規模と成長軌跡

②　ビジネスモデルの根本的転換：汎用性から特化最適化へ

③　供給制約が競争軸転換の最大ドライバー

①　第1層：ハイパースケーラーの「自前主義」ASIC

②　第2層：スタートアップの「尖った特化」ASIC

③　第3層：NVIDIA GPU「推論特化版」の防守戦

①　三つの異なるビジネスロジック

②　競争軸の「用途別分化」傾向

①　スタートアップへの大型資金集中

②　大手テック企業のASIC投資増加

①　サプライチェーン力学の再構成

②　テスト・検証産業への需要急増

③　電力・冷却インフラへの需要転換

12　カスタムASIC vs 汎用GPU：2030年シナリオと産業への示唆

①　シナリオA：「GPU継続支配」ケース

②　シナリオB：「二極化と役割分化」ケース

③　シナリオC：「業界標準代替技術による脱NVIDIA」ケース

①　計算量の爆発：Reasoning AI時代の到来

②　ソフトウェア互換性問題：CUDAロックインの壁

③　メモリ帯域幅ボトルネックの宿命

①　2030年のエッジAI市場構図

②　日本企業のエッジAI戦略機会

①　技術的制約

②　規制・地政学的リスク

③　電力・環境制約

①　半導体サプライチェーンの再構成

②　ファウンドリ戦略としてのRapidus投資

③　オープン標準への積極的参加

④　エッジAI特化型ASIC設計への参入

13　エッジAI半導体市場の成長ドライバーと技術要件［1］

①　市場規模の急速な拡大

②　エッジコンピューティング時代の本質的転換

③　エンドユース市場の多様化と規模拡大

①　NPU（Neural Processing Unit）の台頭とPC/スマートフォン統合

②　ASIC（Application Specific IC）による「用途最適化」戦略

③　GPU継続支配とハイブリッド戦略

①　Qualcomm：モバイル向けNPU統合による市場支配

②　AMD：Xilinx買収とRyzen AI展開

③　Intel：モバイル市場からの撤退と PC・エッジ集中

④　EdgeCortix：エッジAI特化スタートアップの急速拡大

①　低消費電力設計の必須条件

②　メモリ帯域幅と遅延のトレードオフ

③　レイテンシと精度のバランス

①　自動運転：AI5チップと推論覇権競争

②　スマートファクトリー：予測保全と品質管理

③　医療・ヘルスケア：遠隔診断とプライバシー

14　エッジAI半導体市場の成長ドライバーと技術要件［2］

①　Vision Transformerによる計算要件の急増

②　Mixture of Experts（MoE）による帯域幅爆発

③　メモリ帯域幅の定量的要件

④　技術的対応方向：量子化・モデル蒸留

①　ISO 26262による設計の厳格化

②　AI/ML推論チップへのISO 26262適用の困難

③　SOTIF（Safety of the Intended Functionality）の統合

①　出荷数量 vs 金額ベースの「分裂構造」

②　用途別アーキテクチャの最適化収束

③　国別・企業別の棲み分け構図

①　Rapidus + Tenstorrentプロジェクトの戦略的意義

②　EdgeCortix による市場開拓と NEDO支援の活用

③　LeapMindの極小量子化技術による川上参入

④　VDEC（東京大学）による学術基盤の構築

①　TSMC依存とサプライチェーン・レジリエンス

②　米国輸出規制の不確実性

③　Huaweiチップ使用禁止と「外交リスク」

④　チップジオロケーション追跡と将来規制リスク

①　シナリオ分岐：ハイパースケーラーの垂直統合強化

①　次の成長ステップ：6G時代への準備

15　2030年に向けたAI専用チップ市場規模予測と競争構造［1］

①　市場規模予測の概況

②　推論需要の爆発が成長の中核ドライバー

③　クラウド処理型セグメントの支配的地位

①　HBM市場の急速な拡大と供給制約の深刻化

②　SK Hynix による市場支配と競争構造

③　メモリ帯域幅の物理的限界とチップ性能の上限

①　NAND フラッシュ価格の急騰と供給構造の転換

②　メモリ市場の二層化：AI優先 vs 汎用メモリ逼迫

①　NVIDIA：推論特化GPU による支配力維持戦略

②　クラウド大手の垂直統合戦略：Google、AWS、Microsoft

③　Groq の NVIDIA 買収：推論チップ市場の統合加速

①　TSMC CoWoS ボトルネック：パッケージング能力の限界

②　地政学的リスク：規制環境の不確実性

16　2030年に向けたAI専用チップ市場規模予測と競争構造［2］

①　電力需要の指数関数的増加と供給能力の限界

②　地域別の電力制約と投資の不均衡

③　小規模言語モデル（SLM）への追い風：効率化戦略の加速

①　さくらインターネットの業績悪化：「GPU足りない」時代の終焉

②　クラウド大手の自前化による国内GPU需要減少

③　「GPU買い負け」の実質的終焉と市場再編

①　Rapidusの2027年2nm量産化：戦略的位置付けの転換

②　Tenstorrentとの連携：AIチップ設計での差別化戦略

①　出荷数量 vs 金額ベースの「二層化」の確定

②　メモリサプライチェーンの最終的瓶頸化

①　「GPU市場から降りる」戦略の選択肢

②　Rapidusプロジェクトの現実的評価と期待値調整

③　人材・設計エコシステムの構築が最優先課題

①　市場規模予測の現実的調整

②　日本企業の獲得可能な市場シェア

③　2030年への応答戦略：三層構造の確立

【　市場・需要動向　】

17　ドメイン特化型半導体のコンテキストにおけるAI推論市場急成長

18　ドメイン特化型半導体のコンテキストにおけるIoT接続デバイス

19　ドメイン特化型半導体のコンテキストにおけるエッジAI展開

20　ドメイン特化型半導体のコンテキストにおけるクラウドサービス拡大

21　ドメイン特化型半導体のコンテキストにおける5G/6Gインフラ

22　ドメイン特化型半導体のコンテキストにおけるゲーム性能競争

23　ドメイン特化型半導体のコンテキストにおけるスマートフォンAI化

24　ドメイン特化型半導体のコンテキストにおけるデータセンター計算需要

25　ドメイン特化型半導体のコンテキストにおける自動運転車開発

26　ドメイン特化型半導体のコンテキストにおける消費者向けAIデバイス

【　2030年シナリオ　】

27　ドメイン特化型半導体の2030年シナリオに係るコンテキストにおける2nm以下大量生産

28　ドメイン特化型半導体の2030年シナリオに係る6G基盤技術

29　ドメイン特化型半導体の2030年シナリオに係るAI推論チップ多様化

30　ドメイン特化型半導体の2030年シナリオに係るエネルギー効率最適化

31　ドメイン特化型半導体の2030年シナリオに係るサプライチェーン強靭化

32　ドメイン特化型半導体の2030年シナリオに係るチップレット統合

33　ドメイン特化型半導体の2030年シナリオに係るニューロモルフィック展開

34　ドメイン特化型半導体の2030年シナリオに係る光インターコネクト実用化

35　ドメイン特化型半導体の2030年シナリオに係る自動運転車本格化

36　ドメイン特化型半導体の2030年シナリオに係る量子エラー訂正突破

【　投資・M&A・パートナーシップ　】

37　ドメイン特化型半導体のコンテキストにおける戦略的アライアンス

38　ドメイン特化型半導体のコンテキストにおけるオープンパートナーシップモデル

39　ドメイン特化型半導体のコンテキストにおけるファウンドリー間競争

40　ドメイン特化型半導体のコンテキストにおけるベンチャーファンディング

41　ドメイン特化型半導体のコンテキストにおける政府補助金

42　ドメイン特化型半導体のコンテキストにおけるAMD Xilinx買収

43　ドメイン特化型半導体のコンテキストにおけるSiemens Altair買収

44　ドメイン特化型半導体のコンテキストにおけるSynopsys ANSYS買収

【　主要プレイヤー　】

45　ドメイン特化型半導体のコンテキストにおけるTSMC

①　AI・HPC向けアクセラレータ

②　自動車・車載向け半導体

③　モバイル・エッジ・IoT

①　シナリオ1：AI・HPC主導の成長継続

②　シナリオ2：チップレット・3DICによる水平分業の深化

③　シナリオ3：地政学・サプライチェーンリスクの顕在化

46　ドメイン特化型半導体のコンテキストにおけるGoogle（TPU）

①　TPU v4からv5e/v5pへの進化

②　Cloud TPUサービスとしての展開

①　シナリオ1：AIインフラの二本柱としてGPUと共存・分化

②　シナリオ2：自社・一部パートナー向け専用プラットフォームとしての深化

③　シナリオ3：競争激化と世代遅延による優位性の縮小

47　ドメイン特化型半導体のコンテキストにおけるNVIDIA

①　HopperからBlackwellへの進化

②　AIに特化した設計哲学

①　Grace CPUとGrace Hopper / Grace Blackwell

②　BlueField DPUとSpectrumスイッチ

①　シナリオ1：AIファクトリーのデファクト標準としての継続的支配

②　シナリオ2：カスタムチップ・他クラウドによるシェア分散

③　シナリオ3：規制・電力制約と技術競争激化による調整局面

48　ドメイン特化型半導体のコンテキストにおけるQualcomm

①　アーキテクチャとドメイン特化性

②　エコシステムと実績

①　Ride / Ride Flex SoCの特徴

②　採用状況と収益

①　成長戦略

②　シナリオ1：AI PC・車載・IoTでの着実な拡大

③　シナリオ2：競合激化とエコシステム次第の変動

49　ドメイン特化型半導体のコンテキストにおけるSamsung Foundry

①　先端ロジックプロセスとGAAトランジスタ

②　先端パッケージングとヘテロジニアス統合

①　AI・HPC向けアクセラレータ

②　自動車・車載向け半導体

③　モバイル・ネットワーク・ストレージ

①　シナリオ1：AI・HPC向けターンキーソリューションによるシェア拡大

②　シナリオ2：マルチダイ・チップレット時代のパッケージングハブ

③　シナリオ3：技術・歩留まり課題と競争圧力による成長鈍化

50　ドメイン特化型半導体のコンテキストにおけるSMIC

①　成熟ノード（28nm以上）と14nm

②　7nmクラスプロセスとスマートフォン・AI用途

①　通信・コンシューマ向けロジック

②　自動車・産業・電力エレクトロニクス

①　シナリオ1：中国内需主導の成熟ノードハブとして成長

②　シナリオ2：7nmクラスの量産拡大と限定的なハイエンド展開

③　シナリオ3：制裁強化と技術停滞による成長制約

51　ドメイン特化型半導体のコンテキストにおけるTesla（AI6チップ）

①　訓練と推論の統合アーキテクチャ

②　車載・ロボット向け最適化

①　シナリオ1：FSD・Optimusを核とする統合AIプラットフォームの中枢

②　シナリオ2：GPU中心の訓練＋AI6推論というハイブリッド体制

③　シナリオ3：開発遅延・コスト高と競合の進展による影響

52　ドメイン特化型半導体のコンテキストにおけるIntel

①　Gaudiシリーズの位置づけ

②　システムレベルでのドメイン特化

①　プロセスロードマップとシステムファウンドリ構想

②　先端パッケージングとマルチチップレット

①　データセンターAI・HPC

②　自動車・産業・ネットワーク

①　シナリオ1：システムファウンドリとしての台頭

②　シナリオ2：AIアクセラレータの第3極としての定着

③　シナリオ3：技術立ち上げリスクと競争圧力による制約

53　ドメイン特化型半導体のコンテキストにおけるMediaTek

①　All Big Core CPUと第8世代NPU

②　エッジAIプラットフォームとしての位置づけ

①　NVIDIAとの協業によるインテリジェントコックピット

②　Dimensity Auto全体戦略

54　ドメイン特化型半導体のコンテキストにおけるMobileye（自動運転SoC）

①　EyeQ6：次世代ADAS・L2＋向け

②　EyeQ Ultra：量産L4自動運転向けフラッグシップ

①　シナリオ1：L2＋〜L3普及の本命プラットフォームとして成長

②　シナリオ2：L4コンシューマAVとロボタクシーへの拡大

③　シナリオ3：競合・価格圧力と規制リスクによる制約

55　ドメイン特化型半導体のコンテキストにおけるUNISOC

①　Unisoc T820のアーキテクチャと特徴

②　採用実績とドメイン特化性

①　5G自動車通信・V2X向けソリューション

②　IoT・低価格デバイス向けSoC

①　強みと課題

②　今後のシナリオ

56　ドメイン特化型半導体のコンテキストにおける日本Rapidus

①　IBM・imecとの2nmプロセス共同開発

②　チップレット・先端パッケージとAI設計ツール

①　2nm試作成果とターゲット分野

②　製造サービスとエコシステム

①　シナリオ1：2nm量産成功と1.4nmへの拡張

②　シナリオ2：限定的な量産と戦略的ニッチへの特化

③　シナリオ3：立ち上げ遅延・コスト超過によるリスク

57　ドメイン特化型半導体のコンテキストにおけるApple（M-series）

①　シナリオ1：デバイス側AIプラットフォームとしての進化

②　シナリオ2：AIサーバー向け独自シリコンとの連携

③　シナリオ3：マルチプラットフォームAI競争の中での相対的ポジション調整

58　ドメイン特化型半導体のコンテキストにおけるAWS（カスタムチップ）

①　Graviton：汎用コンピュート最適化CPU

②　Inferentia：推論向けAIアクセラレータ

③　Trainium：学習向けAIアクセラレータ

④　Nitro System：仮想化・セキュリティ特化プロセッサ

①　シナリオ1：GPUとのハイブリッドでAIインフラの二本柱に

②　シナリオ2：自社および主要パートナー向け専用AIファブリックへの進化

③　シナリオ3：ソフトウェア・エコシステムと互換性の壁による成長制約

59　ドメイン特化型半導体のコンテキストにおけるGlobalFoundries

①　FD-SOI（22FDX／22FDX+）とAIoT・車載

②　RF・ミリ波・6G向けプロセス

③　パワー半導体とGaN on Si

①　自動車・モビリティ

②　モバイル・IoT・AIoT

③　航空宇宙・防衛

①　シナリオ1：現行・成熟ノードのグローバルハブとして成長

②　シナリオ2：チップレット・先端パッケージを活かしたモジュラー戦略

③　シナリオ3：景気変動と技術競争による圧力

【　地域別展開　】

60　インド（新興勢力）におけるドメイン特化型半導体の地域別展開

61　欧州（Infineon・ST）におけるドメイン特化型半導体の地域別展開

62　韓国（Samsung・SK Hynix）におけるドメイン特化型半導体の地域別展開

63　台湾（TSMC・MediaTek）におけるドメイン特化型半導体の地域別展開

64　中国（SMIC・UNISOC・華為）におけるドメイン特化型半導体の地域別展開

65　日本（Rapidus・Sony・Renesas）におけるドメイン特化型半導体の地域別展開

66　米国（Intel・NVIDIA・AMD）におけるドメイン特化型半導体の地域別展開

【　設計方法論・検証　】

67　ドメイン特化型半導体時代のDesign for Manufacturing

①　レイアウト最適化とリソグラフィ対応

②　冶具・プロセス依存の歩留まり改善手法

①　AIアクセラレータ・大規模SoC

②　チップレット／3D‑IC・ヘテロジニアス集積

①　代表的DFMツールと機能

②　フローへの組み込みとDFMスコアリング

①　設計自由度と歩留まりのトレードオフ

②　データ量・計算量とML活用

68　ドメイン特化型半導体時代のDesign for Yield

①　統計的設計と歩留まりモデリング

②　冗長化・エラー訂正・ビニング

①　AIアクセラレータ・HPCチップ

②　メモリ集約チップ・ストレージ・通信

①　DFY解析ツールと設計フロー

②　設計～製造連携と「エンタイトルド歩留まり」

①　面積・性能・歩留まりの多目的最適化

②　データ品質と機械学習活用

69　ドメイン特化型半導体時代のSign-off検証

①　論理・機能系Sign-off

②　実装・物理系Sign-off

①　AI/HPC・ネットワークSoC

②　車載・安全クリティカルSoC

①　EDAベンダ別Sign-offソリューション

②　Sign-offフローの運用形態

①　サインオフ条件とメトリクス設計

②　マルチダイ・3D‑IC・AIワークロードへの対応

70　ドメイン特化型半導体時代のSystemVerilog HDL

①　設計向け拡張機能

②　検証向け機能とUVM

①　EDAツールチェーンとの関係

②　ドメイン特化フローにおける位置づけ

①　コーディング規約とスケーラビリティ

②　検証コストとAI活用

①　標準と言語進化

②　主要EDAベンダとスタートアップ

71　ドメイン特化型半導体時代のエミュレーション

①　エミュレーション形態

②　ドメイン別応用

①　シミュレーション・プロトタイピングとの位置づけ

②　導入規模と運用モデル

①　技術的課題

②　プロジェクト・組織面のポイント

①　ベンダ別プラットフォーム

②　今後のトレンド

72　ドメイン特化型半導体時代の形式検証

①　主な技術カテゴリ

②　ドメイン別応用事例

①　シミュレーションとのハイブリッドフロー

②　形式AppsとIPレベルサインオフ

①　スケーラビリティとアサーション記述

②　組織・プロセス面のポイント

①　EDAベンダのソリューション

②　AIと形式検証の融合

73　ドメイン特化型半導体時代の高水準合成（HLS）

①　入力言語・抽象度別

②　ドメイン別応用例

①　FPGAプロトタイピングと量産ASICへの橋渡し

②　SoC内IPブロックとしてのHLSアクセラレータ

①　設計品質とツール依存性

②　検証フローとの統合

③　組織・ワークフロー上のポイント

①　商用HLSツールと特徴

②　オープンソースとエコシステム

74　ドメイン特化型半導体時代の消費電力シミュレーション

①　抽象度別の電力推定

②　動的電力・静的電力・ピーク電力

①　AI／MLアクセラレータ

②　モバイル・車載・組み込みSoC

①　代表的な消費電力解析ツール

②　ワークフローとデータ連携

①　精度とコストのトレードオフ

②　電力インテントとローパワー検証

75　ドメイン特化型半導体時代の静的タイミング解析

①　セットアップ／ホールドとスラック

②　MCMMと階層STA

①　AI／高速アクセラレータ

②　車載・高信頼SoC

①　サインオフツールとエコシステム

②　タイミングクローズとECO

①　制約品質と例外パス管理

②　3D‑IC／チップレット時代の課題

76　ドメイン特化型半導体時代の物理検証

77　（DRC/LVS）

①　DRC・LVS・その他物理チェック

②　デジタルオントップとフルチップ検証

①　主要物理検証プラットフォーム

②　マルチダイ／3D‑IC物理サインオフ

①　ルールデッキとシフトレフト

②　エラーデバッグとフロー統合

③　チップレット／3D‑IC特有の課題

【　標準・規制　】

78　ドメイン特化型半導体のコンテキストにおけるASIL Level A-D

79　ドメイン特化型半導体のコンテキストにおけるCHIPS Act（米国）

80　ドメイン特化型半導体のコンテキストにおけるEU Chips Act

81　ドメイン特化型半導体のコンテキストにおけるIEC 61508（機能安全）

82　ドメイン特化型半導体のコンテキストにおけるISO 26262（自動車安全）

83　ドメイン特化型半導体のコンテキストにおけるITAR規制

84　ドメイン特化型半導体のコンテキストにおけるRoHS/REACH

85　ドメイン特化型半導体のコンテキストにおけるセキュリティ認証

86　ドメイン特化型半導体のコンテキストにおける日本NEDO支援

【　AI・推論加速器　】

87　ドメイン特化型半導体のコンテキストにおける推論最適化アーキテクチャ

①　シストリックアレイ／NPU系

②　LLM推論最適化（KVキャッシュ・量子化・推測デコード）

③　エッジ推論アクセラレータ

88　ドメイン特化型半導体のコンテキストにおけるLLM推論特化設計

①　低精度演算（FP4など）による最適化

②　KVキャッシュ最適化とメモリ階層

③　LPU・ウェハスケールなど新型アクセラレータ

89　ドメイン特化型半導体のコンテキストにおけるエッジAI推論チップ

①　NPU／ASICベースのエッジ推論チップ

②　組込みGPU／ヘテロジニアスSoC

90　ドメイン特化型半導体のコンテキストにおけるコスト効率的推論

①　ハードウェア最適化によるコスト効率

②　モデル最適化と推論エンジン

③　オペレーション最適化（スケーリングと課金モデル）

91　ドメイン特化型半導体のコンテキストにおけるGoogle TPU（v1-v7）

①　v1〜v3：推論専用から汎用学習へ

②　v4〜v5：AIスーパーコンピュータとしての高度化

③　v6〜v7相当：Gemini世代への最適化

①　市場トレンドとTPUの位置づけ

②　制約と課題

③　成長見込み

①　トレーニング向け（v3/v4/v5p）

②　推論・微調整向け（v2/v4/v5e）

③　研究・特殊用途

①　Cloud TPUサービス形態

②　導入企業のパターン

①　ソフトウェアスタックと開発生産性

②　リソース管理とコスト制御

92　ドメイン特化型半導体のコンテキストにおけるGoogle TPU推論市場

①　トレンド：推論コストと電力効率

②　制約と成長見込み

①　LLM・生成AI推論

②　音声・画像・マルチモーダル推論

③　社内サービス・パートナーエコシステム

①　導入形態と料金

②　実装・運用上のポイント

93　ドメイン特化型半導体のコンテキストにおけるMeta AI推論チップ

①　MTIA v1の構成

②　MTIA v2の改良点

①　市場トレンドとMetaの狙い

②　制約と今後の成長見込み

①　レコメンド・広告ランキング

②　LLM・生成AIへの適用

③　学習チップとの補完関係

94　ドメイン特化型半導体のコンテキストにおけるNVIDIA GPU・DPU

①　GPU：HopperとBlackwell

②　DPU：BlueField‑3/4の役割

95　ドメイン特化型半導体のコンテキストにおけるAWS Inferentia

①　Inf1：第1世代Inferentiaによる汎用推論

②　Inf2：生成AI・マルチモーダル推論への最適化

③　Bedrock・SageMakerとの統合

①　Neuron SDKとモデル最適化

②　運用と監視

96　ドメイン特化型半導体のコンテキストにおけるAWS Trainium

①　学習向け：Trn1/Trn2/Trn3インスタンス

②　推論・微調整向け：NxD InferenceとInferentia連携

①　Neuron SDKと開発ワークフロー

②　スケールアウトとネットワーク設計

【　データセンター特化型　】

97　DPUとGPUの役割分担と性能比較

①　演算性能と用途

②　CPU負荷・スループットへの影響

98　DPUの主要アーキテクチャ分類と代表製品

①　特徴と代表製品

②　用途

①　特徴と代表製品

②　用途

①　アーキテクチャの違い

②　DPU製品の位置づけ

99　ドメイン特化型半導体のコンテキストにおけるBroadcom（ネットワーク）

①　リードセグメント（最大の機会）

②　制約・競争環境

①　Tomahawk／Trident：データセンター・企業スイッチ

②　Jericho：キャリア・コア・AIルータ

100　ドメイン特化型半導体のコンテキストにおけるDPU（データプロセッシングユニット）

①　リーディングセグメントと機会

②　制約・課題

①　BlueFieldを中心としたAI／セキュリティ用途

②　Intel IPU／AMD Pensando／Marvellなど

101　ドメイン特化型半導体のコンテキストにおけるMarvell（データセンター）

①　成長機会：AIクラウドと光インターコネクト

②　制約・課題

①　TeralynxスイッチASIC：クラウド／AIファブリック

②　OCTEON／Prestera：DPU・ストレージ・エッジ

③　光インターコネクトとCPO

102　ドメイン特化型半導体のコンテキストにおけるNVIDIA BlueField

①　成長機会：AIファクトリーとゼロトラスト

②　制約・課題

①　BlueField‑2／3／4の世代別特徴

②　エコシステム別ユースケース

103　ドメイン特化型半導体のコンテキストにおけるSmartNIC

①　成長機会：データセンター・5G・AI

②　制約・課題

①　ASIC／SoCベースSmartNIC

②　FPGAベースSmartNIC

③　DPU SmartNIC（SoC＋プログラマブルアクセラレータ）

104　ドメイン特化型半導体のコンテキストにおけるセキュリティプロセッシング

①　成長をリードするセグメント

②　主な制約・課題

①　DPU／SmartNICによるインラインセキュリティ

②　HSM・暗号アクセラレータ

③　エッジ／5Gにおけるセキュリティプロセッシング

105　ドメイン特化型半導体のコンテキストにおけるネットワーク処理オフロード

①　リードセグメントと主な機会

②　主な制約・課題

①　ASIC型オフロード（固定機能・SoC型）

②　FPGA／プログラマブルSmartNIC

③　Inline型 vs Lookaside型アーキテクチャ

106　ドメイン特化型半導体のコンテキストにおける基盤インフラ処理

①　リードセグメント：AIクラウドとクラウドインフラ

②　制約・課題

①　DPU：データセンターインフラ処理の中核

②　IPU／サービス系PU（SPU等）

③　SmartNIC／ヘテロジニアス構成

107　ドメイン特化型半導体のコンテキストにおける高速ネットワークスイッチ

①　成長をリードするセグメント

②　主な制約・課題

①　データセンター向けスイッチASICと代表製品

②　アプリケーション別応用

【　自動運転・組込み　】

108　ドメイン特化型半導体のコンテキストにおけるArm Cortex系

①　Cortex‑A系：アプリケーション／高性能向け

②　Cortex‑M系：マイクロコントローラ／エッジAIマイコン

③　Neoverse／自動車向け拡張との関係

109　ドメイン特化型半導体のコンテキストにおけるASIL安全認証

①　プロセス認証と製品認証

②　半導体製品カテゴリ別の動向

①　ASIL capabilityとシステムASILの関係

②　開発ツールとサプライチェーン

③　監査・継続的コンプライアンス

110　ドメイン特化型半導体のコンテキストにおけるISO 26262準拠設計

①　システム／ECUレベルでの適用

②　半導体／IPレベルでの適用

①　ランダム故障と系統故障の両面管理

②　SEooCとAssumptions of Useの明確化

③　テスト、フォルトインジェクションとツール

111　ドメイン特化型半導体のコンテキストにおけるLiDARチップ

①　時間飛行（dToF）／フラッシュLiDAR向けチップ

②　FMCW／シリコンフォトニクスLiDARチップ

③　デジタルLiDAR／SPAD-SoC

①　モジュール統合とパッケージング

②　実装・運用上の課題

112　ドメイン特化型半導体のコンテキストにおけるMobileye EyeQ SoC

①　世代別の位置づけ

②　実装・応用動向

113　ドメイン特化型半導体のコンテキストにおけるQualcomm Snapdragon

①　モバイル／スマートフォン向け

②　PC／AI PC向け Snapdragon X シリーズ

③　自動車向け Snapdragon Ride / Ride Flex

114　ドメイン特化型半導体のコンテキストにおけるRISC-V ISA

①　組み込み・マイコン／IoT

②　自動車・産業向け

③　データセンター／高性能計算

115　ドメイン特化型半導体のコンテキストにおけるTesla AI6チップ

①　アーキテクチャの概要

②　車載・ロボティクスでの応用

③　データセンター／トレーニング用途

116　ドメイン特化型半導体のコンテキストにおけるレーダープロセッシング

①　基本信号処理フロー

②　4Dイメージングレーダー

①　自動車レーダー

②　産業用・インフラレーダー

③　高精度測位・空間ポジショニング

①　レーダーSoC／レーダー・オン・チップ

②　ソフトウェア定義レーダーとAI統合

①　計算資源とリアルタイム制約

②　キャリブレーションと信頼性

117　ドメイン特化型半導体のコンテキストにおける環境認識AI

①　カメラ中心のビジョン認識AI

②　マルチセンサフュージョン型環境認識AI

③　インテリジェントドライビングSoCとエッジAIアクセラレータ

①　中央集約型とゾーナル／分散型

②　ドメイン特化アクセラレータ設計

①　リアルタイム性と電力・熱設計

②　データセット・シミュレーションと継続学習

③　安全性・説明可能性・規制対応

【　EDA・設計ツール　】

118　ドメイン特化型半導体のコンテキストにおけるAI統合EDA

①　物理実装・PPA最適化

②　検証・デバッグ・機能安全

③　高位設計・アーキテクチャ探索

④　企業内AI設計プラットフォーム

①　データレイク＋AIレイヤの共通構造

②　クラウド・ハイブリッド運用

①　データ品質・ラベリングとバイアス

②　再現性・説明可能性・サインオフ

③　組織・スキル・ワークフロー

119　ドメイン特化型半導体のコンテキストにおけるCadence（フロント・バックエンド）

①　Genus＋Innovusによる実装フロー

②　AI駆動実装：Cerebrusとの連携

①　VerisiumとJedAIプラットフォーム

②　Cadence Safety Solutionと自動車対応

①　自動車・AI・HPC向け適用

②　アナログ／ミックスドシグナルとの連携

①　フロント／バックエンド統合フロー設計

②　機能安全・セキュリティプロセスへの組み込み

120　ドメイン特化型半導体のコンテキストにおけるKeysight（測定・検証）

①　RF・6G向け半導体測定

②　車載・ドメイン特化半導体向けテスト

121　ドメイン特化型半導体のコンテキストにおけるSiemens EDA

①　Questa Oneと機能安全ソリューション

②　Symphony Proによるミックスドシグナル検証

①　自動車・機能安全・環境認識系

②　通信・HPC・計測向けSoC

122　ドメイン特化型半導体のコンテキストにおけるSynopsys（論理合成・検証）

①　Design CompilerとFusion Compiler

①　Verification Continuumと各エンジン

②　パフォーマンスとデバッグ連携

①　AI・自動運転SoC向けフロー

②　車載・機能安全対応の利用形態

①　フロー統合とスキル要件

②　ライセンス・計算資源・クラウド利用

③　機能安全・品質プロセスへの組み込み

123　ドメイン特化型半導体のコンテキストにおける形式検証

①　プロパティ検証・接続性・CSR検証

②　等価検証とECO・低電力最適化

③　機能安全・フォールト解析との統合

④　半形式手法・シミュレーション連携

①　自動車・レーダー/ADAS SoC

②　AIアクセラレータ・HPC SoC

③　FPGA・ドメイン特化IP

①　フォーマル適用範囲とスケーラビリティ

②　プロセス・ツール認証とトレーサビリティ

③　人材・スキルとAI活用

124　ドメイン特化型半導体のコンテキストにおける高水準合成HLS

①　ドメイン特化アクセラレータ（AI・画像・通信）

②　科学計算・バイオインフォマティクス・DPU

①　商用HLSツールと主要ベンダ

②　オープンソース／研究系フレームワーク

①　QoRと設計空間探索

②　検証・HW/SW協調設計

③　組織スキルとフロー統合

125　ドメイン特化型半導体のコンテキストにおける消費電力解析

①　RTL〜サインオフまでの階層別解析

②　ドメイン別応用：AI・自動車・IoT

①　代表的な低電力手法

②　ツールチェーンと導入形態

①　モデル精度・アクティビティと相関

②　低電力機能と検証の統合

126　ドメイン特化型半導体のコンテキストにおける静的タイミング解析

①　マルチモード・マルチコーナとアドバンストサインオフ

②　ドメイン特化型半導体（AI・自動車）の文脈

①　代表的STAツールと周辺ソリューション

②　クラウド・AI統合STA

①　制約記述とモデル品質

②　タイミングクローズフローとECO

③　組織・プロセス面のポイント

127　ドメイン特化型半導体のコンテキストにおける物理設計ツール

①　代表的P&Rプラットフォーム

②　3D‑IC・マルチダイ実装と先端パッケージ

③　AI・機械学習を活用した物理設計

①　RTL‑to‑GDSII統合フロー

②　ドメイン別導入パターン

①　タイミング／SI／IR／熱の同時考慮

②　組織・スキルとAI活用

【　IPコア・標準　】

128　ドメイン特化型半導体のコンテキストにおけるARM（ISA・IP）

①　インフラストラクチャ・クラウド向けNeoverse

②　モバイル・PC・コンシューマ向けIP

③　車載・リアルタイム・エッジ向けAE IP

①　ライセンス方式とビジネスモデル

②　ドメイン特化SoCでの組み込み方

①　アーキテクチャ選定と拡張機能

②　ライセンス・エコシステムとリスク管理

129　ドメイン特化型半導体のコンテキストにおけるCadence IPライブラリ

①　Tensilicaプロセッサ／DSP IP

②　インタフェース／メモリIPとAI/HPC

③　検証IP（VIP）とSystem VIP

①　AI/HPC・データセンタ向け

②　自動車・エッジAI・コンシューマ

①　IP選定・統合とAI時代の検証

②　ビジネス面・エコシステムの観点

130　ドメイン特化型半導体のコンテキストにおけるDesignWare IPコア

①　Foundation IP（ロジック・メモリ・NVM）

②　インタフェースIPと市場別ソリューション

③　セキュリティIP・組み込みプロセッサ

①　ファウンドリ認証とプラットフォーム統合

②　市場別ソリューション（AI・HPC・自動車・エッジ）

①　IP選定・統合と検証フロー

②　機能安全・信頼性・セキュリティ

131　ドメイン特化型半導体のコンテキストにおけるRISC-V International

①　ラットified仕様とRVA23プロファイル

②　カスタム拡張とドメイン特化プロセッサ

①　自動車・産業向けドメイン特化SoC

②　データセンタ・AIインフラ

③　IoT・組み込み・宇宙・その他

①　IPベンダ・SoCベンダとの関係

②　ツールチェーン・ソフトウェアスタック

①　互換性・断片化リスク

②　セキュリティ・安全性・長期サポート

132　ドメイン特化型半導体のコンテキストにおけるSiFive（RISC-V IP）

①　コアファミリ（Performance・Intelligence・Embedded・Automotive）

②　IntelligenceシリーズとAIドメイン特化

③　Automotiveシリーズと安全クリティカル応用

①　IPライセンスとSoCプラットフォーム

②　ファウンドリ・システム企業との連携

①　アーキテクチャ設計とカスタマイズ

②　検証・安全・セキュリティ

133　ドメイン特化型半導体のコンテキストにおけるオープンISA戦略

①　AI・HPC・クラウド向けオープンISA

②　自動車・エッジ・組み込み分野

③　国家・地域レベルのオープンISA採用

①　ベースISA＋カスタムアクセラレータ

②　ビジネス・エコシステムとしての導入形態

①　互換性・ソフトウェアエコシステム

②　セキュリティ・ガバナンス・サプライチェーン

134　ドメイン特化型半導体におけるカスタマイズ可能コア

①　パラメータ化アーキテクチャ

②　カスタム命令・ASIP化

③　コアジェネレータと高位合成

①　エッジAI・TinyAI向けコア

②　暗号・セキュリティ向けコア

③　DSP・画像処理向けコア

④　高性能組込み・HPC向けコア

⑤　多数コア・メニ―コアアーキテクチャ

①　IPコアライブラリとしての提供

②　オープンソースコア＋商用サポート

③　コアジェネレータツールのライセンス

④　FPGAプラットフォームとの連携

①　検証の複雑性と品質保証

②　ツールチェーンとソフトウェアエコシステム

③　物理設計とPPAトレードオフ

④　セキュリティ・安全規格への適合

⑤　ライセンスとエコシステムガバナンス

①　オープンソースRISC-Vコアの高度化

②　カスタム命令生成と検証自動化

③　ドメイン特化メニ―コアとヘテロジニアスSoC

④　産業界での採用事例

135　ドメイン特化型半導体におけるライセンスフリー設計

①　オープンISAとプロセッサIP

②　オープンソースIPコアとプラットフォーム

③　オープンEDAツールチェーン

①　AI・機械学習向けドメイン特化半導体

②　HPC・科学計算向けドメイン特化SoC

③　自動車・産業機器向け

④　エッジ・IoT・組込み分野

⑤　チップレット・モジュラーアーキテクチャ

①　フルオープンSoCプラットフォーム採用

②　ベースISA＋独自アクセラレータ

③　リファレンス設計＋商用サポート

④　チップレットIPマーケットプレイス

①　ライセンスとコンプライアンス

②　品質保証と検証プロセス

③　セキュリティとトラスト

④　供給網とガバナンス

⑤　EDA・PDK・製造との整合

①　政策・エコシステムレベルの動き

②　オープンソースEDA・IPの高機能化

③　ドメイン特化向けリファレンスプラットフォームの増加

④　チップレットとオープン標準の統合

①　RISC-V関連団体とオープンHWコンソーシアム

②　半導体ベンダー・IPベンダー

③　ファウンドリ・EDAベンダー

【　FPGA・リコンフィギャラブル　】

136　ドメイン特化型半導体におけるFPGA+SoC統合

①　自動車・ロボティクス・産業制御

②　エッジAI・組込みビジョン

③　データセンタ・ネットワーク・5G

④　マルチクリティカルAI SoC・研究用途

①　SoC FPGA単体ボード／SOMによるエッジ装置

②　CPU/SoC＋外付けFPGAの協調構成

③　HW/SW協調設計と検証フロー

①　メモリ階層とPS-PLインタコネクト

②　混在クリティカル性と安全規格対応

③　動的再構成・セキュリティ・アップデート

④　ツールチェーンと開発生産性

①　デバイスベンダ

②　ボードベンダ・モジュールベンダ

③　ツール／ソフトウェアベンダ・研究機関

137　ドメイン特化型半導体における高速リコンフィギュレーション

①　コンフィギュレーションインタフェースと帯域

②　高速PRコントローラとDMA

③　クロスチップ・マルチFPGA再構成

①　リアルタイムシステム・制御系

②　エッジAI・適応アクセラレーション

③　通信・ネットワーク・セキュリティ

④　データセンタ・サーバレス／クラウドFPGA

⑤　航空宇宙・自己修復ハードウェア

①　オンチップPRコントローラによる自己再構成

②　SoC＋FPGAマルチデバイスシステム

③　ハードウェアスレッド／タスクスケジューリング

①　スループットと電力・信頼性のトレードオフ

②　ビットストリームサイズ削減と格納方式

③　ソフトウェアオーバーヘッドとOS連携

④　セキュリティと攻撃面の拡大

①　FPGA／SoCベンダ

②　ボードベンダ・クラウド／エッジ事業者

③　学術・オープンソースコミュニティ

138　ドメイン特化型半導体における動的再構成

①　FPGAベースのドメイン特化アクセラレータ

②　リアルタイム・組込みシステム

③　エネルギー最適化・自律適応システム

④　セキュリティ・信頼性向上

⑤　分散・ミドルウェアレベルの動的再構成

①　静的領域＋動的領域のハイブリッド構成

②　自己再構成システムとHW/SW協調

③　マルチバージョンタスクと再構成スケジューリング

①　再構成時間・オーバーヘッドの管理

②　設計複雑性と検証

③　安全性・セキュリティとガバナンス

①　ベネフィットの定量化と設計指針

②　自律的・知能的な再構成

③　標準化とエコシステム

139　ドメイン特化型半導体における部分再構成FPGA

①　静的領域と再構成領域の分割

②　ベンダ実装：DFXとPRフロー

③　ランタイム再構成マネージャと仮想化

①　無線通信・SDR・5G

②　AI・機械学習アクセラレーション

③　航空宇宙・安全クリティカルシステム

④　IoT・エッジ・サーバレス

⑤　セキュリティ・フォールトインジェクション・検証

①　単一FPGA内でのアクセラレータ時間多重化

②　マルチテナント／クラウドFPGAでの利用

③　自己修復・冗長構成との組み合わせ

①　設計フローと検証の複雑性

②　ランタイム安全性とグリッチ防止

③　セキュリティとビットストリーム保護

④　レイテンシ・スループットと再構成時間

①　FPGAベンダ

②　ボードベンダ・クラウド事業者

③　ソフトウェア／ツールベンダ・研究コミュニティ

140　ドメイン特化型半導体におけるAMD Xilinx統合

①　データセンタ・AI/HPC領域

②　5G・通信インフラ

③　自動車・エッジAI・組込み

④　産業機器・医療・ロボティクス

①　CPU＋GPU＋Adaptive SoCのヘテロジニアス構成

②　Embedded+およびボード／SOMソリューション

③　ソフトウェアスタックと開発環境統合

①　アーキテクチャ分割とワークロード適材適所

②　ツールチェーンの統合度と組織スキル

③　長期ロードマップとベンダ依存リスク

④　セキュリティ・安全規格対応

①　Pervasive AIとAI Engine展開

②　オープン標準インフラとエコシステム

③　組込み・産業向けロードマップの加速

①　AMD本体とAECG（旧Xilinx部門）

②　OEM／ODM・クラウド事業者・通信事業者

③　産業・車載・医療機器メーカー

141　ドメイン特化型半導体におけるIntel Altera

①　データセンタ・AI/HPC向けAgilex

②　5G・通信インフラ

③　産業・自動車・組込み

④　航空宇宙・防衛・高信頼用途

①　アクセラレータカードとサーバ統合

②　SoC FPGAと組込みボード／モジュール

③　IPコアとドメイン特化ソフトIP

①　FPGAアーキテクチャ特性とPPA最適化

②　ソフトウェアスタックとoneAPI

③　ライフサイクルとIntelとの関係

④　セキュリティ・仮想化・マルチテナンシ

①　独立Alteraとしての成長戦略

②　Agilexファミリ拡張とAI統合

③　パートナーエコシステムとソリューション拡大

④　Intel全体戦略とのシナジー

142　ドメイン特化型半導体におけるLattice Semiconductor

①　エッジAI・組込み推論

②　組込みビジョン・センサブリッジング

③　プラットフォームセキュリティ・ファームウェア保護

④　5G・ネットワーク・インフラ制御

⑤　PC・サーバ・ストレージの補完用途

①　小型FPGA／制御FPGAとしての組込み

②　ソリューションスタックを用いた垂直統合

③　Avant／Nexusプラットフォームによるスケーラビリティ

①　電力・熱設計と性能バランス

②　セキュリティ機能の活用と鍵管理

③　ツールチェーンと開発者スキル

④　サプライチェーンと長期供給

①　Nexus 2・Avant拡張とエッジ向け強化

②　ソリューションスタックとエコシステム拡充

③　市場ポジションと競合環境

143　ドメイン特化型半導体におけるXilinx

①　データセンタ・クラウドアクセラレーション

②　5G・無線通信インフラ

③　自動車・ADAS・自律走行

④　産業機器・ロボティクス・エッジAI

⑤　宇宙・防衛・次世代エッジ

①　FPGA/Adaptive SoC単体導入とボードソリューション

②　ソフトウェア主導開発とVitis/Vitis AI

③　Versal ACAPアーキテクチャの活用

④　Adaptive SOM・リファレンスデザイン

①　開発生産性と学習コスト

②　性能最適化とリソース配分

③　システム統合とリアルタイム性

④　運用・アップデートとセキュリティ

⑤　供給・ライフサイクルとベンダロックイン

①　Versal AI Edge / AI Coreシリーズの拡張

②　ドメイン特化AIライブラリとDPU

③　Adaptive SoC／ACAP教育・エコシステム

④　AMDとの統合とロードマップ

①　ボードベンダ・モジュールベンダ

②　ISV・ソリューションパートナー

③　最終製品メーカー

【　メモリ・インターフェース　】

144　ドメイン特化型半導体におけるチップレット相互接続

①　AI・HPCアクセラレータ

②　CPU／GPU＋I/Oダイ構成

③　メモリ・ストレージ／光I/Oとの統合

①　UCIe、BoW、独自XSRの特徴

②　パッケージ技術との組み合わせ

③　チップレットエコシステムとオープン化

①　帯域・レイテンシ・電力のトレードオフ

②　SI/PI・実装密度とテスト性

③　セキュリティと信頼性

①　UCIeコンソーシアムと標準化の進展

②　ツール／IPベンダと検証エコシステム

③　パッケージング／システム企業

④　ドメイン特化半導体設計へのインパクト

145　ドメイン特化型半導体におけるマイクロバンプ接続

①　2.5Dインターポーザ実装

②　3Dスタック（HBM・3D-SoC）

③　チップレット／マルチダイ・パッケージ

①　材料・構造

②　形成・接合プロセス

③　検査・メトロロジ

①　AI・HPC向けアクセラレータ

②　通信・ネットワークプロセッサ

③　自動車・産業機器向けSoC

④　メモリ（HBM・3D NAND）

①　ファウンドリ主導の統合プラットフォーム

②　OSATによるパッケージングサービス

③　IDM・システムベンダー主導モデル

①　熱設計と信頼性

②　シグナルインテグリティと電源インテグリティ

③　テスト容易性と歩留まり管理

④　サプライチェーンとコスト

①　ハイブリッドボンディングとの関係

②　ファンアウト／RDLベース実装

③　従来バンプ／ワイヤボンドとの比較

①　ピッチスケーリングと材料革新

②　Heterogeneous Integrationとシステムレベル最適化

③　産業・市場動向

①　ファウンドリ・IDM

②　OSAT・パッケージングハウス

③　設計ツール・検査装置ベンダー

146　ドメイン特化型半導体における2.5D統合

①　AI・HPCアクセラレータとHBM

②　チップレットベースSoC・ネットワークプロセッサ

③　メモリ・処理一体型（PIM/近接メモリ）

④　通信・データセンタ・高性能ネットワーク

①　シリコンインターポーザ型2.5D統合

②　有機／RDLインターポーザ・ブリッジ型2.5D

③　2.5D vs 3D-ICの位置づけ

①　インターポーザのコスト・歩留まり

②　熱設計と電源インテグリティ

③　チップレットインタコネクト設計

①　パッケージングファウンドリ・OSAT

②　ロジック・メモリ・IPベンダ

③　将来展望

147　ドメイン特化型半導体におけるCXL（Compute Express Link）

①　メモリ拡張・メモリプーリング

②　アクセラレータ／ドメイン特化デバイス接続

③　近接メモリ／Near-Data Processing

④　AI・HPCワークロードへの適用

①　メモリ階層・ティアリング

②　CXLスイッチ／ファブリック

③　CXLとドメイン特化アクセラレータの連携

①　レイテンシと性能特性

②　RAS・セキュリティ・管理

③　ソフトウェアスタックとエコシステム

①　CXLコンソーシアムと仕様進化

②　半導体・システムベンダ

③　スタートアップと研究機関

148　ドメイン特化型半導体におけるHBM（High Bandwidth Memory）

①　AI・HPC向けGPU／アクセラレータ

②　HBM搭載FPGA・Adaptive SoC

③　CPU＋HBM統合プロセッサ

④　ネットワークインフラ・セキュリティ

⑤　将来の分散メモリアーキテクチャ

①　2.5D／3Dパッケージングとインタポーザ

②　GPU／アクセラレータ＋HBMのメモリ階層

③　HBM搭載FPGAのアーキテクチャ

①　コスト・容量・歩留まり

②　帯域の実効利用とメモリアクセスパターン

③　電力・熱設計と信頼性

④　IP・コントローラ／PHYの複雑性

①　HBM3Eと次世代HBM

②　HBM搭載ロジックベンダ

③　エコシステムと今後の展望

149　ドメイン特化型半導体におけるHBM3積層

①　TSVスタックとシリコンインタポーザ

②　4-high〜16-highスタックのバリエーション

①　AIトレーニングGPU・AIアクセラレータ

②　HBM3積層を用いたFPGA・SoC

③　将来のHBM4／2048ビットインタフェース

①　CoWoS／FO-EBなどの2.5D実装

②　3D-ICとチップレットとの組み合わせ

①　熱設計とスタック高さの制約

②　歩留まり・コストと供給制約

③　シグナルインテグリティと設計複雑性

①　メモリベンダのHBM3積層ロードマップ

②　パッケージング・EDA・IPベンダ

③　ドメイン特化半導体へのインパクト

150　ドメイン特化型半導体におけるRDLインターポーザ

①　AI・HPC向け大面積2.5Dパッケージ

②　スマートフォン・モバイル・IoT

③　高周波・ミリ波・RFフロントエンド

①　有機RDLインターポーザ vs シリコンインターポーザ

②　Fan-Out／RDL-Firstフロー

③　CoWoS-R／CoWoS-LにおけるRDLインターポーザ

①　配線密度・SI/PI特性

②　熱・機械信頼性とサイズスケーリング

③　コスト構造と設計の自由度

①　パッケージングファウンドリ・OSAT

②　材料・計測・EDAベンダ

③　ドメイン特化半導体への示唆

151　ドメイン特化型半導体におけるTSV（貫通電極）

①　3D積層メモリ（HBM・HMCなど）

②　3Dロジック・イメージセンサ・ヘテロ集積

③　2.5Dインターポーザ・システムインパッケージ

①　Via-first／Via-middle／Via-last

②　2.5D／3D-ICアーキテクチャでの役割

①　熱・機械応力と信頼性

②　電気特性・SI/PI

③　歩留まりとコスト

①　高アスペクト比・微細TSV

②　3D-IC設計手法とEDA

①　メモリ・ロジック・パッケージングベンダ

②　装置・材料・EDAサプライヤ

152　ドメイン特化型半導体におけるUCIe標準

①　帯域密度・電力効率・レイテンシ

②　プロトコルと使用モード

①　AI・HPC向けチップレットシステム

②　メモリ／ストレージ・オンパッケージ統合

③　光I/O・ネットワークとの連携

①　パッケージ技術との組み合わせ

②　システム設計・運用上の留意点

③　信頼性・安全性とチップレット認証

①　仕様進化と今後のロードマップ

②　コンソーシアムと参加企業

③　ドメイン特化半導体へのインパクト

153　ドメイン特化型半導体におけるシリコンインターポーザ

①　AI・HPC向けGPU／アクセラレータ

②　HBM搭載FPGA・ネットワークアクセラレータ

③　チップレットベースのドメイン特化アクセラレータ

④　シリコンブリッジ／ハイブリッドインターポーザ

①　2.5Dパッケージングの基本構成

②　HBM＋GPU／アクセラレータ統合

③　チップレット・UCIeとの連携

①　コスト・歩留まり・容量制約

②　熱・機械的信頼性

③　設計・検証の複雑性

④　サプライチェーンとキャパシティ

①　パッケージングファウンドリ・OSAT

②　メモリ／ロジックベンダとシステム企業

③　研究機関と将来技術

【　先端パッケージング　】

154　ドメイン特化型半導体におけるチップレット設計

①　2.5Dインターポーザ上のチップレット

②　3Dチップレットおよび3.5D構成

③　有機基板・ファンアウト上のチップレット

①　AI・機械学習アクセラレータ

②　データセンターCPU・GPU・DPU

③　自動車・エッジコンピューティング

④　専用ドメインアクセラレータ群

①　プロプライエタリ・クローズドエコシステム

②　オープンスタンダードベースのマルチベンダーエコシステム

③　コデザイン・設計フレームワーク

①　インターチップレット通信と帯域設計

②　テスト容易性・デバッグ・マネージャビリティ

③　電源・熱設計

④　サプライチェーンとIPモジュール化

①　チップレット市場の成長見通し

②　主要企業とコンソーシアム

155　ドメイン特化型半導体における異種材料統合

①　シリコンCMOS＋III-V・ワイドバンドギャップデバイス

②　シリコンフォトニクスと光デバイス統合

③　MEMS・センサとロジック統合

④　パワーエレクトロニクスと制御ICの統合

①　システムインパッケージ（SiP）とマルチチップモジュール

②　3Dヘテロジニアスインテグレーション

③　ウェーハレベル・マイクロトランスファープリンティング

①　熱膨張差・機械ストレス管理

②　電気的整合と高周波特性

③　プロセス互換性と信頼性評価

④　設計ツールとコデザイン

①　市場規模と成長トレンド

②　主要プレイヤーとエコシステム

156　ドメイン特化型半導体における3D Die積層

①　TSVベース3D-IC

②　マイクロバンプ＋フェーストゥフェース／フェーストゥバック積層

③　ハイブリッドボンディング3D積層

①　AI・HPC・データセンター

②　ネットワーク・通信機器

③　自動車・ADAS・産業機器

④　ストレージ・メモリ製品

①　ファウンドリ主導の3D-ICプラットフォーム

②　IDM・CPU／GPUベンダーの内製3D積層

③　OSAT・パッケージングハウスの3D-SiPサービス

①　熱設計と温度分布

②　電源供給とIRドロップ

③　テスト容易性とDFT

④　歩留まりとコスト構造

①　市場規模と成長

②　主要企業とエコシステム

157　ドメイン特化型半導体におけるCost of Ownership最適化

①　設計・アーキテクチャレベル

②　製造設備・プロセスレベル

③　先端パッケージング・チップレット導入レベル

①　設備・サービスベンダーとのTCO契約

②　設計IP・EDA・クラウドのTCO視点

③　コファウンドリー／OSATとのパートナーシップ

①　短期CapExと長期TCOのトレードオフ

②　歩留まり・稼働率・スループットのモニタリング

③　設計・プロセス・システムの協調最適化

①　先端パッケージとTCOの関係

②　COO/TCOを前面に出す装置・サービス企業

③　ドメイン特化アクセラレータ研究コミュニティ

158　ドメイン特化型半導体におけるFOWLP（ファンアウト）

①　基本構造

②　代表的なプロセス手順

①　シングルダイFOWLP

②　マルチダイ・SiP型FOWLP

③　高密度・ウルトラ高密度ファンアウト

④　パネルレベルFOPLP

①　モバイル・コンシューマ

②　自動車・レーダー・ADAS

③　通信・5G／6G・ネットワーク

④　エッジAI・HPC

⑤　IoT・ウェアラブル・医療

①　ファウンドリ主導のファンアウトプラットフォーム

②　OSATによるコア・高密度ファンアウトサービス

③　研究機関・コンソーシアム

①　再構成ウェーハの変形と歩留まり

②　ファインピッチRDLと信号・電源品質

③　熱特性と放熱設計

④　テスト容易性とリペア

⑤　サプライチェーンとコスト構造

①　シリコンインターポーザ・2.5D/3Dとの比較

②　FC-BGA・ワイヤボンドパッケージとの比較

①　市場規模と成長トレンド

②　大型パネル化と量産技術

③　ヘテロジニアス統合とドメイン特化プラットフォーム

④　主なプレイヤーとエコシステム

159　ドメイン特化型半導体におけるカステラ構造実装

①　多層サンドイッチ型パッケージとしての解釈

②　ドメイン特化システムへの適用イメージ

①　シリコンインターポーザ＋有機／ガラス基板のサンドイッチ

②　ファンアウト＋コア基板の二段構造

③　3Dヘテロジニアス積層（ロジック＋メモリ＋センサ）

①　ファウンドリ／OSATによるプラットフォーム化

②　ガラス・有機・シリコンのハイブリッド多層基板

①　層間熱抵抗と放熱経路

②　機械応力と反り管理

③　設計・解析の複雑化

①　先端パッケージングとヘテロジニアス統合の潮流

②　材料・パッケージプロバイダ

160　ドメイン特化型半導体におけるガラスキャリア

①　ウェーハレベル・FOWLPプロセス向けキャリア

②　パネルレベルファンアウト・有機インターポーザ

③　薄ウェーハ・3D積層プロセス

④　ガラスコア基板・ガラスインターポーザとの関係

①　一時接着・デボンディングシステム

②　ガラスキャリアの仕様・材料設計

③　インライン計測・検査

①　熱膨張差と反り・応力

②　デボンディング後の残渣・表面品質

③　搬送・装置対応

①　市場規模と成長

②　主要材料メーカーとサプライヤ

③　プロセス・装置・評価企業

161　ドメイン特化型半導体におけるチップレット実装技術

①　2D／標準パッケージ上のチップレット

②　2.5Dシリコンインターポーザ実装

③　ファンアウト・FOCoS・パネルレベル実装

④　3D積層・ハイブリッドボンディング

①　AI・HPC・データセンター向け

②　自動車・産業機器・ロボティクス向け

③　通信・CPO（Co-Packaged Optics）

①　ファウンドリ／IDMベースの統合プラットフォーム

②　OSAT・独立パッケージング企業

③　標準インターフェースコンソーシアム

①　配線ピッチ・接続密度とSI/PI

②　テスト・検査と信頼性

③　熱設計とパッケージ機構

④　サプライチェーン・コスト・生産性

①　先端パッケージ市場の成長

②　UCIe-3Dと将来のチップレットSiP

【　プロセス技術　】

162　ドメイン特化型半導体における2nm以下ノード

①　GAAFETナノシートからフォークシート・CFETへ

②　PPAとバックサイド電源アーキテクチャ

①　HPC・AIアクセラレータ

②　エッジAI・モバイル・コンシューマ

③　ポスト2nm：A16/1.4nmクラスと3D集積

①　2nmファウンドリ競争と顧客セグメント

②　チップレット・3D-IC前提の2nm活用

①　設計複雑性とDTCO/STCO

②　歩留まり・コストと投資リスク

③　信頼性・ばらつき・物理限界への対応

163　ドメイン特化型半導体における3nmプロセス

①　FinFET vs GAAナノシート

②　PPAとトランジスタ密度

①　AI・HPCアクセラレータ

②　モバイル・コンシューマSoC

③　自動車・エッジHPC・ネットワーク

①　ファウンドリの3nm提供状況

②　3nm＋チップレット／3D-ICの組み合わせ

①　GAA／超微細配線に伴う設計難度

②　歩留まり・コストとドメイン特化アーキテクチャ

③　熱設計と3D統合

164　ドメイン特化型半導体における5nmプロセス

①　デバイス・配線レベルの特徴

②　デバイスバリアントと低電圧動作

①　スマートフォン・コンシューマSoC

②　AI・HPC・データセンター向けアクセラレータ

③　自動車・ADAS・車載HPC

④　5G基地局・ネットワーク・エッジ

①　ファウンドリ・IDMによる5nm提供状況

②　5nm＋先端パッケージ／チップレットの組み合わせ

①　コスト・歩留まりとドメイン特化設計

②　設計・検証の複雑さ

③　電源・熱・信頼性

165　ドメイン特化型半導体におけるEUV露光

①　単一パターニングと多重パターニング

②　高NA EUVとサブ2nmノード

①　ロジック：モバイル・HPC・AIアクセラレータ

②　メモリ：DRAM・NANDにおける活用

③　地政学的制約と代替プロセス

①　ASMLとサプライチェーン

②　ファウンドリ・IDMによるEUV投資戦略

①　ストカスティック欠陥とレジスト技術

②　スループット・エネルギー・保守

③　High-NA導入に伴う設計・プロセス変更

166　ドメイン特化型半導体におけるFinFET技術

①　構造と動作原理

②　平面CMOSと比較した利点

①　モバイル・コンシューマSoC

②　サーバ・HPC・AIアクセラレータ

③　自動車・産業・エッジAI

①　FinFETスケーリングのロードマップ

②　ドメイン特化設計との相性

①　リーク・変動・信頼性

②　レイアウトルールと設計自由度

③　GAA・CFET世代との棲み分け

167　ドメイン特化型半導体におけるGAA FET（全ゲート包囲）

①　構造・動作上の特徴

②　FinFETに対する利点と課題

①　3nm世代モバイル・コンシューマ向け

②　2nm世代HPC・AIアクセラレータ

③　将来世代：フォークシート・CFETとの連続性

①　チップレット・3D-ICとの組み合わせ

②　設計自由度とライブラリ構成

①　プロセス複雑性と歩留まり

②　レイアウト・PPA・ばらつき設計

③　熱・信頼性・材料問題

168　ドメイン特化型半導体におけるHigh-NA EUV

①　NA向上と解像度・パターニング

②　アナモルフィック光学系と半フィールド露光

①　ロジック：AIアクセラレータ・HPC・モバイル

②　メモリ：DRAM・ストレージクラスメモリ

③　ロードマップ：Hyper-NAとオングストローム時代

①　装置仕様とスループット

②　ファウンドリ・IDMによる採用計画

①　半フィールド露光・ステッチングと設計インパクト

②　レジスト・マスク・エッチングの協調最適化

③　エネルギー・フットプリントとTCO

169　ドメイン特化型半導体におけるパワーエリア効率

①　AI・機械学習アクセラレータ

②　エッジ・組み込みドメイン

③　データセンタGPU・3D統合環境

①　指標としての定義と使い分け

②　チップレット・3D-ICとパワーエリア効率

①　メトリクス設計とベンチマークの罠

②　熱設計と電力密度の制約

③　ドメイン特化アーキテクチャとデータ移動

170　ドメイン特化型半導体におけるプロセス微細化限界

①　量子トンネルとデバイススケーリング

②　ばらつき・ノイズ・信頼性

③　配線抵抗・電源配分・熱限界

①　先端ロジックノード（2nm前後）における限界の現れ方

②　ドメイン特化型半導体と「プロセス以外のスケーリング」

③　Beyond-CMOSデバイスの位置づけ

①　ノード選択とチップレット化

②　PPAの飽和と「PPAC」から「PPA+C+R」へ

①　熱・電力密度と冷却インフラ

②　設計複雑性とEDA・検証

171　ドメイン特化型半導体における製造歩留まり

①　ウェハプロセスレベル

②　設計・DFM／DFYレベル

③　先端パッケージ・チップレットレベル

①　歩留まりマネジメントソリューションとサービス

②　ドメイン特化アクセラレータ設計との関係

①　ビッグダイ・先端ノードにおけるリスク管理

②　先端パッケージでの欠陥モードとプロセス制御

③　AI・アナリティクスの活用

【　製造装置・材料　】

172　ドメイン特化型半導体におけるエッチング材料の全体像

①　AI・HPCロジック／先端CMOS

②　3D NAND・メモリ

③　パワー半導体（SiC・GaN等）

④　RF・アナログ・光デバイス・MEMS

①　プロセス統合とデバイス信頼性

②　環境・安全・コスト

①　原子層エッチ（ALE）と中性ビームエッチ（NBE）

②　新規ウェットエッチ・MacEtch・光電気化学的エッチ

③　市場トレンドと企業動向

173　ドメイン特化型半導体におけるシリコンウェハ品質の要点

①　CZ・MCZウェハ

②　FZウェハ

③　SOIウェハ

①　AI・HPCロジック／先端CMOS

②　メモリ（DRAM・3D NAND）

③　パワー半導体（SiおよびSiCハイブリッド）

④　RF・アナログ・MEMS・センサ

①　デバイス信頼性と長期安定性

②　歩留まり・コストとのトレードオフ

③　データ駆動型品質管理とAI活用

174　ドメイン特化型半導体におけるフォトレジスト

①　DUVレジスト（KrF/ArF/ArF液浸）

②　EUVレジスト（0.33NA／High-NA）

③　ハイNA世代とスタキャスティック問題

①　ロジック・AIアクセラレータ

②　メモリ（DRAM・3D NAND・HBM）

③　特殊ドメイン（MEMS・フォトニクス・パワー）

①　レジスト・プロセス統合と欠陥管理

②　スタキャスティック欠陥とLER/LWR制御

③　サプライチェーン・地政学的要因

175　ドメイン特化型半導体におけるGaN・SiCの位置づけ

①　パワーエレクトロニクス分野

②　RF・通信・レーダー分野

③　自動車・産業・エネルギーシステム

①　基板・エピ構造

②　パッケージとモジュール化

①　ゲート駆動・保護設計

②　熱設計と信頼性

③　コスト・サプライチェーン

①　高耐圧・高集積GaN技術

②　SiCの大口径化とコスト低減

③　ドメイン特化型システムとの連成設計

176　ドメイン特化型半導体における半導体特殊ガス

①　成膜・エッチング・ドーピング用ガス

②　不活性ガス・キャリアガス・洗浄ガス

③　ドメイン特化半導体におけるガス需要の特徴

①　ガス供給方式とインフラ

②　市場規模と主要プレーヤ

①　高純度管理と装置・配管設計

②　環境負荷・規制対応と代替ガス

③　サプライリスクと地政学要因

【　特殊用途チップ　】

177　ドメイン特化型半導体における5G/6G無線チップの全体像

①　モバイル端末向け5Gチップセット

②　基地局・FWA向けRFフロントエンド

③　車載・産業・IoT向け5Gチップ

④　6G・サブテラヘルツ向けRFIC

①　RFフロントエンド設計と熱・線形性

②　高周波帯における帯域・変換器・消費電力

③　システムレベルの設計・標準化

①　GaN/ワイドバンドギャップRFデバイスの台頭

②　6Gサブテラヘルツ通信・センシング

③　市場・プレーヤー動向

178　ドメイン特化型半導体におけるIoT向けSoCの全体像

①　超低消費電力MCU型IoT SoC

②　無線一体型IoT SoC（BLE／Wi‑Fi／マルチプロトコル）

③　エッジAI対応IoT SoC

④　医療・産業・スマートシティ向け特化SoC

①　低消費電力設計と電源管理

②　RF設計・認証・信頼性

③　セキュリティとライフサイクル管理

①　エッジAI・マルチプロトコル対応の強化

②　市場・エコシステムの拡大

179　ドメイン特化型半導体におけるLiDARフロントエンドの全体像

①　パルスToF LiDARフロントエンド

②　FMCW LiDARフロントエンド

③　LiDAR‐on‐Chip／ソリッドステートLiDAR

①　検出器選択（APD、SPAD、SiPM）のトレードオフ

②　TIA設計・ノイズマネジメント

③　自動車グレード化と安全規格

①　SPAD／SiPMアレイと3Dスタック

②　FMCW LiDARとシリコンフォトニクス

③　市場・企業動向

180　ドメイン特化型半導体におけるイメージセンサ（CIS）の全体像

①　モバイル・コンシューマ向けCIS

②　車載・ADAS向けCIS

③　産業・監視・科学計測向けCIS

④　医療・特殊用途CIS

①　ノイズ・画質・キャリブレーション

②　信頼性・環境条件・安全規格

③　システムレベルでのAI・画像処理連携

①　積層CISとピクセルワイズ接続

②　高速グローバルシャッタ・3Dビジョン

③　市場規模と競争環境

181　ドメイン特化型半導体におけるレーダー信号処理の全体像

①　自動車用mmWaveレーダー信号処理

②　産業・ロボット・室内センシング

③　防衛・航空・高精度測位レーダー

①　レーダーMMIC＋外部プロセッサ

②　レーダーSoC（RF＋DSP/AI統合）

③　分散レーダーアーキテクチャ

①　レーダー信号処理アルゴリズムとハードウェア資源

②　干渉・雑音・マルチパスへの対処

③　安全規格・機能安全・サイバーセキュリティ

①　イメージングレーダーと4Dレーダー

②　エッジAI対応レーダーセンサ

③　主要レーダーチップ企業

182　ドメイン特化型半導体における暗号化/復号化チップの全体像

①　汎用暗号アクセラレータIPと組み込みセキュリティ

②　ハードウェアセキュリティモジュール（HSM）

③　セキュアエレメント／TPM／IoTセキュリティチップ

④　ポスト量子暗号（PQC）対応チップ・IP

①　セキュリティ評価と規格適合

②　性能・消費電力とシステム統合

③　PQC移行とハイブリッド運用

183　ドメイン特化型半導体における医療デバイスチップの全体像

①　ウェアラブル医療・ヘルスケアデバイス

②　インプラント・ニューロモデュレーション

③　ラボオンチップ・Brain-on-Chip

①　規制・品質マネジメント

②　安全性・信頼性・生体適合性

③　データ保護・サイバーセキュリティ

①　超小型・バッテリレス医療マイクロチップ

②　高密度ニューロインタフェースとオルガノイド連携

③　ウェアラブル・ヘルスSoC市場の拡大

184　ドメイン特化型半導体における無線通信IPの全体像

①　IoT・エッジ向け無線通信IP

②　5G／Wi‑Fiコンバージェンス向けIP

③　産業IoT・スマートマニュファクチャリング向けIP

①　ライセンス型IPコア

②　RISC‑V／オープンISAとの統合

①　規格適合・相互運用性

②　電力・面積・セキュリティ

①　マルチプロトコル・AI統合型無線IP

②　半導体IP市場と無線IPの位置づけ

【　AI・量子・次世代　】

185　ドメイン特化型半導体におけるアナログAI計算の全体像

①　アナログIMC（インメモリ計算）プロセッサ

②　アナログ学習対応・オールインワンAIアクセラレータ

③　アナログリザバーコンピューティング・時系列特化チップ

①　マクロ／IPコアとしての組み込み

②　専用アナログAIチップ

①　精度・ばらつき・ADC設計

②　学習アルゴリズムとハードウェア協調設計

③　デプロイ・ソフトウェアスタックと市場リスク

①　技術トレンド

②　企業とエコシステム

186　スパイキングニューラルネットとドメイン特化型半導体の位置づけ

①　汎用ニューロモルフィックプロセッサ（TrueNorth・Loihi・Tianjic等）

②　センサ統合型・エッジ向けSNN SoC

③　データセンター・大規模シミュレーション向けSNNハードウェア

①　単独ニューロモルフィックチップとしての利用

②　エッジSoCへの統合・ハイブリッドアーキテクチャ

③　ロボティクス・車載・IoTへの組み込み

①　ネットワーク設計・コンパイル制約

②　学習手法・オンチップ学習

③　開発ツールチェーン・検証

①　市場規模と成長見通し

②　主要プレーヤーと研究コンソーシアム

187　ドメイン特化型半導体におけるセキュアプロセッサの全体像

①　セキュアMCU・スマートカード向けプロセッサ

②　モバイル・コンシューマ向けセキュアプロセッサ

③　クラウド・エッジ向けコンフィデンシャルコンピューティング

④　RISC‑V/オープンアーキテクチャ系セキュアプロセッサ

①　開発者によるTEEの誤用と設計指針

②　性能・電力とセキュリティレベルのバランス

③　PQC対応と将来の拡張性

188　ドメイン特化型半導体におけるバイオプロセッサの全体像

①　ラボオンチップ／オルガンオンチップ系バイオプロセッサ

②　DNAコンピュータ／分子コンピューティング系バイオプロセッサ

③　生細胞コンピュータ／合成生物学系バイオプロセッサ

①　スタンドアロンバイオチップモジュール

②　半導体センサ・マイコンとのハイブリッド化

③　計算機シミュレーションとのカップリング

①　生体再現性と標準化・品質管理

②　微小流体制御・計測インタフェース

③　DNAコンピューティングの制約

①　Organ-on-a-Chip／Lab-on-a-Chip市場と企業

②　DNAコンピューティング／バイオ計算の展望

189　ドメイン特化型半導体における光計算チップの全体像

①　行列–ベクトル／行列–行列演算アクセラレータ

②　テンソルコア・ニューラルネットワーク専用光チップ

③　光インタコネクト＋計算一体型チップ

①　コプロセッサ／PCIeカードとしての導入

②　3D積層・CPO（Co-Packaged Optics）型統合

①　アナログ計算誤差・キャリブレーション

②　A/D変換とメモリ帯域

③　アプリケーション適合性

①　研究開発の最前線

②　主要企業と市場動向

190　ドメイン特化型半導体における光量子チップの全体像

①　集積量子フォトニクスプラットフォーム

②　モジュラー型光量子コンピュータ

③　量子通信・ネットワーク向け光量子チップ

④　光量子コンピューティングとHPC連携

①　フォトニックQPU＋クラシック制御SoC

②　量子アクセラレータとしての組み込み

①　単一光子源とインディスティンギシャビリティ

②　チップ間ネットワーキングとモジュール化

③　製造スケーラビリティと標準化

①　技術ブレークスルーと将来展望

②　主要企業とエコシステム

191　量子コンピュータチップとドメイン特化型半導体の全体像

①　超伝導量子ビットチップ

②　イオントラップ・中性原子・スピン量子ドット

③　フォトニック量子チップ

①　クラウド型量子アクセラレータ

②　ドメイン特化型量子ワークフロー

①　誤り訂正・ノイズとアルゴリズム適合性

②　Cryo制御・パッケージングと半導体インフラ

③　アプリケーション選定とビジネス上の現実性

①　技術別トレンドと優位性

②　市場規模と主要プレーヤー

192　ドメイン特化型半導体における量子誤り訂正の全体像

①　サーフェスコードとカラーコード

②　ボゾニックコード（連続変数QEC）

③　マヨラナコード・トポロジカルコード

①　ハードウェア効率重視のQEC実装

②　デコーダとリアルタイム制御回路

①　物理エラーしきい値とコード選択

②　自律QECとアクティブQECの使い分け

③　ハードウェアプラットフォームごとの実装課題

①　しきい値以下QECと論理キュービットデモ

②　企業のロードマップとQEC戦略

【　光・フォトニクス　】

193　ドメイン特化型半導体におけるCo-Packaged Opticsの全体像

①　CPOの基本コンセプト

②　パッケージング技術と実装バリエーション

①　スイッチCPO：データセンターファブリック向け

②　AIアクセラレータ／XPU向けCPO

③　CPO市場と成長予測

①　スイッチボードレベルでのCPO採用

②　XPU／チップレットベースシステムへの統合

①　熱設計と信頼性

②　製造コスト・テスト・標準化

①　主要CPOベンダ・スタートアップ

②　市場全体の位置づけ

194　ドメイン特化型半導体時代のMobileye光LiDAR

①　シリコンフォトニクスLiDAR SoC構想

②　EyeQファミリとの統合

①　FMCWとパルスTOFの比較

②　自動車への導入形態

①　ハードウェア実装課題

②　システム・ビジネス上の留意点

①　FMCW LiDAR開発終了のインパクト

②　ドメイン特化型半導体の視点からの示唆

195　ドメイン特化型半導体におけるシリコンフォトニクスの全体像

①　データセンター／AIサーバ向け光トランシーバ

②　コパッケージドオプティクス（CPO）とAIアクセラレータ連携

③　LiDAR・センシング・量子フォトニクス

①　プラガブル光モジュールからCPO／チップレットへ

②　電子–光子混載SoCとチップレット

①　製造・パッケージングと歩留まり

②　熱管理・信頼性・キャリブレーション

③　標準化とエコシステム

①　市場規模と成長予測

②　主要企業とポジショニング

196　ドメイン特化型半導体における光インターコネクトの全体像

①　データセンター向け光インターコネクト

②　ボードレベル／チップ間光インターコネクト

③　メトロ・長距離ネットワーク向け光インターコネクト

①　プラガブルモジュール型

②　コパッケージドオプティクス（CPO）

③　光インターポーザ／光チップレット

①　パッケージング・熱設計・信頼性

②　アーキテクチャ選定と運用形態

①　市場規模と成長予測

②　主要企業とエコシステム

197　ドメイン特化型半導体における光スイッチICの全体像

①　シリコンフォトニック光スイッチIC

②　データセンター向け光回路スイッチ（OCS）

③　フォトニックプロセッサ／AIクラスタ内でのスイッチング

①　外付けOCSシャーシとしての導入

②　シリコンフォトニックCXLスイッチやインターポーザとの連携

①　損失・スイッチング速度・スケーラビリティ

②　制御プレーン・統合ソフトウェア

①　市場動向とAI駆動の需要

②　企業・スタートアップ

198　ドメイン特化型半導体における光トランシーバの全体像

①　400G／800G／1.6T級プラガブルモジュール

②　シリコンフォトニクスベース光トランシーバ

③　アプリケーション別の利用ドメイン

①　プラガブルモジュールとしての導入

②　CPO／光エンジンとの関係

①　消費電力・熱設計

②　信号品質・互換性・運用性

①　市場規模とトレンド

②　主なベンダとエコシステム

199　ドメイン特化型半導体時代の光検出器

①　半導体フォトダイオード系

②　画像センサー・多画素検出器

③　新興材料フォトディテクタ

①　シリコンフォトニクスと光検出器

②　集積レベルとシステム構成

①　データセンター・AIインタコネクト

②　通信ネットワーク・5G/6G

③　センシング・イメージング・LiDAR

①　デバイスパラメータとシステム要求

②　パッケージング・熱・信頼性

200　ドメイン特化型半導体時代の光変調器

①　シリコンフォトニクス

②　リチウムニオベート・誘電体系

③　III-V族半導体・ポリマー・その他

①　データセンター・AIインタコネクト

②　通信ネットワーク・コヒーレント光伝送

③　センシング・LiDAR・量子情報

201　ドメイン特化型半導体時代の光量子デバイス

①　単一光子源とエンタングルド光源

②　量子光学回路と再構成可能フォトニクス

③　単一光子検出器と読み出し

①　フォトニック量子アクセラレータ

②　ハイブリッド量子–古典チップと3D集積

③　応用領域別の導入パターン

①　デバイスレベルの課題

②　システム・アーキテクチャ上の課題

①　技術ロードマップと研究動向

②　産業プレイヤーと市場構造

202　ドメイン特化型半導体時代の波長分割多重（WDM）

①　通信ネットワークにおけるWDM分類

②　集積フォトニクスにおけるWDM実装

①　CPO・オンパッケージWDM

②　オンチップ・マルチディメンション多重

③　システムレベル構成の比較

①　波長管理とクロストーク

②　パワーバジェットとエネルギー効率

③　パッケージング・テストと運用

①　高密度オンチップWDMと逆設計フォトニクス

②　DWDM-CPOとAIデータセンター

③　WDMコンポーネント市場とAWG

203　ドメイン特化型半導体におけるASML EUV装置

①　NXEシリーズ（0.33NA EUV）

②　EXEシリーズ（0.55NA High-NA EUV）

①　先端ロジック（AI・HPC・モバイル）

②　メモリ（DRAM・HBM）

③　High-NA EUVと2nm以降のドメイン特化チップ

①　高価格装置と収益モデル

②　顧客構成と地政学的要因

①　稼働率・スループット・保守

②　エコシステム連携とプロセス統合

204　ドメイン特化型半導体におけるCanon EUV装置

①　ナノインプリントの動作原理と性能

②　電力消費・装置コストとEUVとの比較

①　先端ロジック・試作ラインでの活用

②　ミッドノード・特殊用途デバイス

③　中国・中小ファブによる代替技術としての期待

①　インプリント特有のプロセス・歩留まり課題

②　オーバーレイと多層化への対応

③　CoO・エネルギー効率とドメイン特化ビジネス

205　ドメイン特化型半導体におけるCMP材料

①　Cu/バリア/低k用スラリー

②　STI・酸化膜・金属ゲートCMP

③　3D NAND・HBM・ハイブリッドボンディング向けCMP

①　CMP材料市場規模と主要プレーヤ

②　地域別の優先ドメイン

①　スラリー設計とデバイス依存性

②　汚染・欠陥・後洗浄

③　先端パッケージでの熱・機械的課題

206　ドメイン特化型半導体におけるSMEE（中国製造装置）

①　ノードレンジ：90nm〜28nmクラス

②　適用分野：ロジック・メモリ・パッケージ・ディスプレイ

③　中国のAI・HPCドメインとの関係

①　中国国内市場における戦略的役割

②　AMIESなどスピンオフとの役割分担

①　技術ギャップと性能制約

②　サプライチェーン・輸出規制とリスク

③　プロセス統合とドメイン特化設計への影響

207　ドメイン特化型半導体におけるTEL（東京エレクトロン）

①　EUV／High-NAパターニングとの連携

②　成膜・エッチング・洗浄によるドメイン特化対応

③　3Dインテグレーション（3DI）・先端パッケージング

①　先端ファブの「パターニング中核サプライヤ」

②　imec・ASMLとの共同R&DとHigh-NA対応

③　先端パッケージ・HBM／AI向けソリューション

①　プロセス連携と装置間統合

②　3DI・ハイブリッドボンディングでのプロセス窓

【　人材・インフラ　】

208　ドメイン特化型半導体の人材・インフラに係るEDA専門家

209　ドメイン特化型半導体の人材・インフラに係るVLSI設計エンジニア

210　ドメイン特化型半導体の人材・インフラに係るパッケージング技術者

211　ドメイン特化型半導体の人材・インフラに係るプロセス技術者

212　ドメイン特化型半導体の人材・インフラに係る技術継承

213　ドメイン特化型半導体の人材・インフラに係る国際研究協力

214　ドメイン特化型半導体の人材・インフラに係る人材育成プログラム

215　ドメイン特化型半導体の人材・インフラに係る大学研究機関

【　課題・リスク　】

216　ドメイン特化型半導体におけるエコシステム依存

217　ドメイン特化型半導体のコンテキストにおけるテストコスト

①　アーキテクチャの複雑化と高い品質要求

②　先端ノードと高価なATE

③　チップレット・3D ICによる多段テスト

①　歩留まりとTCOへの影響

②　タイム・トゥ・マーケットの遅延

③　サプライチェーンと設備リスク

①　DFT設計負荷とPPAトレードオフ

②　テストノウハウと人材の不足

①　シフトレフト型DFT計画

②　高圧縮スキャンと階層DFT

③　BISTとインフィールドテストの活用

①　KGD戦略とプレボンドテスト強化

②　マルチレベル・リターゲットテスト

①　高並列テストと自動化

②　外部テストサービスとサプライチェーン最適化

①　ビジネス面からの最適化視点

②　設計・テスト・製造の連携

③　将来ロードマップへの組み込み

218　ドメイン特化型半導体のコンテキストにおける環境負荷

①　製造段階における環境負荷

②　使用段階におけるエネルギー・水消費

③　資源採取と廃棄・リサイクル

①　カーボンフットプリントと規制リスク

②　電力・水インフラ制約と立地リスク

③　レピュテーションと市場アクセス

①　グリーンファブ建設コストの高さ

②　ライフサイクル評価（LCA）の標準化不足

①　エネルギー効率化と再生可能エネルギー導入

②　水・化学物質の循環利用

③　サーキュラーエコノミーとリサイクル

①　性能／ワット最適化とGreen AI

②　ワークロード最適化とカーボンアウェアコンピューティング

③　システム設計と冷却の高効率化

①　ライフサイクル全体での評価

②　サプライチェーン連携と透明性

③　政策・インセンティブの活用

219　ドメイン特化型半導体のコンテキストにおける技術人材不足

①　バリューチェーン全体に広がるスキルギャップ

②　地域・世代構成のアンバランス

①　開発リードタイムとイノベーション低下

②　品質・信頼性・セキュリティへの影響

③　給与高騰と人材争奪戦

①　マルチディシプリン人材の不足

②　教育カリキュラムと産業ニーズのギャップ

①　国家レベルの人材育成プログラム

②　産学連携・コンソーシアムの強化

①　リスキリングと社内育成

②　グローバル採用とリモートコラボレーション

③　AI活用による設計生産性向上

①　長期的な人材戦略の必要性

②　仕事の魅力発信と多様性の確保

220　ドメイン特化型半導体における市場需要不確実性

221　ドメイン特化型半導体のコンテキストにおける消費電力増加

①　ワークロードと性能要求の拡大

②　高集積化とチップレット化

①　電源供給ネットワークとIRドロップ

②　熱設計と冷却の限界

③　メモリ階層とデータ移動のエネルギー

④　アーキテクチャの固定化と非効率

①　TCOと事業継続性への影響

②　電力インフラ・サステナビリティリスク

③　信頼性・寿命への影響

①　設計・検証コストとECOリスク

②　システムインテグレーションと標準化の不足

③　運用・ソフトウェアスタックの複雑化

①　エネルギー効率重視のDSA設計

②　高度な電力管理と電圧スケーリング

③　PDNと配電アーキテクチャの刷新

④　冷却技術の高度化

①　ラックスケール・システムスケール最適化

②　再生可能エネルギーとの協調

③　運用面での可視化とベンチマーク

①　標準化とオープンイニシアチブ

②　経済インセンティブと規制

①　設計者・ベンダー側の留意点

②　ユーザー・運用者側の留意点

③　長期ロードマップ策定の視点

222　ドメイン特化型半導体における設計コスト増加

223　ドメイン特化型半導体における地政学的リスク

224　ドメイン特化型半導体のコンテキストにおける熱放散課題

①　高電力密度とホットスポット

②　2.5D/3Dパッケージングと熱抵抗の増大

③　基板・PCBレベルの熱集中

①　性能スロットリングとサービス品質低下

②　信頼性と寿命の劣化

③　システムダウンと安全性

①　空冷インフラの限界

②　設計ツールとモデルの不足

③　標準化されていない冷却インタフェース

①　高性能サーマルインタフェース材料（TIM）

②　チップレット配置と熱意識フロアプランニング

③　直接液冷・オンチップ冷却

①　ラック内液冷・コールドプレート

②　浸漬冷却と二相冷却

③　熱再利用とエネルギー効率

①　熱と電力の協調設計

②　ワークロードプロファイルとサーマルマネジメント

③　信頼性評価とモニタリング

④　設備投資と柔軟性のバランス

225　ドメイン特化型半導体と貿易制限（ITAR等）